Coopter - Senior Staff Hardware Architect

Poste :

Contexte :
Vous jouez un rôle clé dans la définition, l’optimisation et l’évolution des solutions de cohérence de cache au sein du portefeuille avancé d’IP de l'entreprise.

Votre objectif est de concevoir des interconnexions cohérentes de nouvelle génération et de garantir leur intégration fluide avec les autres interconnexions NoC et System IP de l'entreprise, afin d’assurer une communication efficace et cohérente entre processeurs, accélérateurs et unités fonctionnelles.

Missions principales : 

• Apporter votre expertise et évaluer les protocoles de cohérence de cache standards de l’industrie, ainsi que le protocole propriétaire utilisé dans les IP NoC hautement configurables de l'entreprise
• Concevoir des architectures de cohérence de cache complètes, évolutives et robustes, alignées avec les architectures SoC globales
• Analyser les exigences clients pour des systèmes cohérents complexes, y compris le partitionnement en chiplets via des architectures die-to-die et chip-to-chip basées sur des standards tels que CHI C2C, UAlink, UCIe et PCIe
• Définir les objectifs de performance, puissance et surface (PPA) pour les IP configurables
• Assurer une intégration fluide de la cohérence de cache dans l’architecture globale et optimiser les architectures pour réduire la latence et augmenter la bande passante
• Identifier les goulots d’étranglement en performance et les problématiques de consommation énergétique ; proposer et implémenter des solutions
• Accompagner les équipes de vérification dans la définition de stratégies de vérification et soutenir les équipes d’émulation lors des phases de test et de debug afin de valider les comportements de cohérence en conditions fonctionnelles et de performance variées
• Interagir avec les équipes marketing et commerciales afin de recueillir les besoins clients et les exigences marché et fournir une expertise technique aux équipes Application Engineering pour faciliter l’intégration des produits chez les clients
• Assurer une veille active sur les avancées en cohérence de cache, technologies NoC et interfaces die-to-die, évaluer les nouveaux standards, méthodologies et tendances industrielles et proposer leur intégration